Relatório do LSC

Trabalhos completos publicados em anais de congressos



Número total de itens: 142

2014

1.   BALDASSIN, A. ; BORIN, E. ; ARAÚJO G.. On the Impact of Dynamic Memory Management on Software Transactional Memory Performance. Em: 9th ACM SIGPLAN Workshop on Transactional Computing, 2014.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
2.   Caio Hoffman ; RAMOS, L. E. ; Azevedo, Rodolfo ; Guido Araujo. Wear-out Analysis of Error Correction Techniques in Phase-Change Memory. Em: Design, p. 1-4, 2014.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
3.   DUENHA, LIANA ; GUEDES, MARCELO ; ALMEIDA, HENRIQUE ; BOY, MATHEUS ; Azevedo, Rodolfo. MPSoCBench: A toolset for MPSoC system level evaluation. Em: 2014 International Conference on Embedded Computer Systems: Architectures, p. 164-169, 2014.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
4.   MATTOS, L. ; SALAMANCA, J. ; ARAÚJO, GUIDO. Loop- Carried Dependence Verification in OpenMP. Em: 10th International Workshop on OpenMP (IWOMP 2014), v. 8766, p. 87-102, 2014.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
5.   MOREIRA, J. B. C. G. ; TEIXEIRA, L. ; BORIN, E. ; RIGO, S.. Leveraging Optimization Methods for Dynamically Assisted Control-Flow Integrity Mechanisms. Em: 26th International Symposium on Computer Architecture and High Performance Computing, p. 1-6, 2014.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
6.   PEREIRA, MARCIO MACHADO ; AMARAL, JOSE NELSON ; ARAUJO, GUIDO. Measuring Effective Work to Reward Success in Dynamic Transaction Scheduling. Em: 2014 43nd International Conference on Parallel Processing (ICPP), p. 141-150, 2014.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
7.   PEREIRA, MARCIO MACHADO ; GAUDET, MATTHEW ; AMARAL, JOSE NELSON ; ARAUJO, GUIDO. Multi-dimensional Evaluation of Haswell's Transactional Memory Performance. Em: 2014 26th International Symposium on Computer Architecture and High Performance Computing (SBACPAD), p. 144-151, 2014.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
8.   Ricardo Caceffo ; Rodolfo Azevedo. LSQuiz:A Collaborative Classroom Response System to Support Active Learning Through Ubiquitous Computing. Em: International Conference Cognition and Exploratory Learning in Digital Age, p. 63-71, 2014.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
9.   VIDAL, D. ; CÔRTES, M. L.. Fast and Accurate Solution for Power Estimation and DPA Countermeasure Design. Em: International Workshop on Power And Timing Modeling, 2014.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
10.   WOTTRICH, RODOLFO ; Azevedo, Rodolfo ; ARAUJO, GUIDO. Cloud-based OpenMP Parallelization Using a MapReduce Runtime. Em: 2014 26th International Symposium on Computer Architecture and High Performance Computing (SBACPAD), p. 334-341, 2014.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]

2013

1.   Azevedo, Rodolfo ; John Davis ; Karin Strauss ; Parikshit Gopalan ; Mark Manasse ; Sergey Yekhanin. Zombie memory: extending memory lifetime by reviving dead blocks. Em: International Symposium on Computer Architecture Pages, p. 452-463, 2013.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
2.   Bruno Lopes ; Rafael Auler ; Azevedo, Rodolfo ; Edson Borin. ISA Aging: A X86 case study. Em: Workshop on the Interaction amongst Virtualization, p. 1-6, 2013.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
3.   João Carvalho ; Alexandro Baldassin ; Azevedo, Rodolfo. Reavaliando a Eficiência Energética de Memória Transacional em Processadores Convencionais. Em: XIV Simpósio em Sistemas Computacionais - WSCAD-SSC, p. 1-6, 2013.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
4.   Loureiro, André ; Porto, João Paulo ; ARAUJO, GUIDO. Cache-Based Cross-Iteration Coherence for Speculative Parallelization. Em: IEEE 20th Int. Conference on High Performance Computing, 2013.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
5.   LUCAS, D. C. ; AULER, R. ; DALIBERA, R. ; RIGO, S. ; BORIN, E. ; Araujo, Guido. Modeling Virtual Machines Misprediction Overhead. Em: IEEE International Symposium on Workload Characterization, p. 1-6, 2013.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
6.   MACHADO, M. P. ; BALDASSIN, A. ; BUZATO, L. E. ; ARAÚJO, GUIDO. Transaction Scheduling using Conflict Avoidance and Contention Intensity. Em: IEEE 20th Int. Conference on High Performance Computing, 2013.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
7.   PIGA, LEONARDO ; GOMES, G. ; AULER, R. ; ROSA, B. ; RIGO, S. ; BORIN, E.. Assessing Computer Performance with SToCS. Em: 4th ACM/SPEC International Conference on Performance Engineering, p. 1-4, 2013.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]

2012

1.   Alexandro Baldassin ; João Carvalho ; Leonardo Garcia ; Azevedo, Rodolfo. Energy-Performance Tradeoffs in Software Transactional Memory. Em: 2012 24th International Symposium on Computer Architecture and High Performance Computing (SBACPAD), p. 147-154, 2012.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
2.   AULER, R. ; CENTODUCATTE, Paulo Cesar ; BORIN, E.. ACCGen: An Automatic ArchC Compiler Generator. Em: 24th International Symposium on Computer Architecture and High Performance Computing, p. 278-285, 2012.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
3.   Maxiwell Garcia ; Azevedo, Rodolfo ; Sandro Rigo. Optimizing Simulation in Multiprocessor Platforms using Dynamic-Compiled Simulation. Em: 2012 13th Symposium on Computer Systems XIII Simp sio de Sistemas Computacionais (WSCADSSC), p. 80-6, 2012.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
4.   Liana Duenha ; Azevedo, Rodolfo. Profiling High Level Abstraction Simulators of Multiprocessor Systems. Em: Workshop on Circuits and Systems Design, p. 1-6, 2012.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
5.   LUCAS. D. C. ; ARAÚJO G. ; BORIN, E.. Exploring Dynamic Program Behavior with Frames and Phases. In:. Em: XIII Simpósio em Sistemas Computacionais (WSCAD-SSC'12), 2012.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
6.   Marcelo Guedes ; Rafael Auler ; Edson Borin ; Azevedo, Rodolfo. An ArchC approach for automatic energy consumption characterization of processors. Em: 2012 23rd IEEE International Symposium on Rapid System Prototyping (RSP), p. 57-63, 2012.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
7.   MOREIRA, J. B. C. G. ; LUCAS, D. C. ; Araujo, Guido ; BORIN, E. ; RIGO, S.. Asynchronous Program Flow Verification Through Binary Instrumentation on QEMU. Em: 5th Workshop on Architectural and Microarchitectural Support for Binary Translation, p. 1-8, 2012.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
8.   ZINSLY, R. ; RIGO, S. ; BORIN, E.. Compressing Variable-Length Instruction Traces. Em: XIII Simpósio em Sistemas Computacionais (WSCAD-SSC'12), p. 1-8, 2012.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]

2011

1.   Robledo Alencar ; Sandro Rigo ; Azevedo, Rodolfo. Software Co-Verification Based on Program Traces from Different Processors. Em: Workshop on Infrastructures for Software/Hardware co-design - WISH, p. 1-6, 2011.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
2.   ATTROT, W. ; NICACIO, D. ; BORIN, E. ; RIGO, S. ; ARAÚJO, Guido. Live Range Hole Allocation in Dynamic Binary Translation. Em: 4th Workshop on Architectural and Microarchitectural Support for Binary Translation, p. 1-6, 2011.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
3.   BORIN, E. ; ARAÚJO G. ; BRETERNITZ, M. ; WU, Y.. Structure-Constrained Microcode Compression. Em: 23rd International Symposium on Computer Architecture and High Performance Computing, v. 0, p. 104-111, 2011.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
4.   Reinaldo Bergamaschi ; Leonardo Piga ; Azevedo, Rodolfo ; Sandro Rigo ; Guido Araujo. Modeling, Simulation and Optimization of Power and Performance of Data Centers. Em: Workshop on Modeling, p. 1-6, 2011.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
5.   Leonardo Piga ; BERGAMASCHI, R. ; KLEIN, F. ; AZEVEDO, Rodolfo ; RIGO, S.. Empirical Web Server Power Modeling and Characterization. Em: 2011 IEEE International Symposium on Workload Characterization, p. 1-4, 2011.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
6.   MOREIRA, J. B. C. G. ; KLEIN, F. ; BALDASSIN, Alexandro ; CENTODUCATTE, Paulo Cesar ; AZEVEDO, Rodolfo ; RIGO, S.. Using Multiple Abstraction Levels to Speedup an MPSoC Virtual Platform Simulator. Em: IEEE International Symposium on Rapid System Prototyping - RSP, p. 99-105, 2011.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
7.   Nicacio, D. ; BALDASSIN, A. ; ARAÚJO G.. LUTS: A Lightweight User-Level Transaction Scheduler. Em: 11th International Conference on Algorithms and Architectures for Parallel Processing, v. 7016, p. 144-157, 2011.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]

2010

1.   ALBERTINI, Bruno de Carvalho ; AZEVEDO, Rodolfo ; RIGO, S.. ARP: Um Gerenciador de Pacotes para Sistemas Embarcados com Processadores Modelados em ArchC. Em: I Workshop de Sistemas Embarcados, p. 1-12, 2010.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
2.   AULER, R. ; BALDASSIN, A. ; CENTODUCATTE, P. C.. Automatic Architecture Description Language (ADL)-Based Toolchain Generation: The Dynamic Linking Framework. Em: 14th Brazilian Symposium on Programming Languages (SBLP), p. 27-40, 2010.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
3.   GALLO, R. ; KAWAKAMI, H. ; DAHAB, R. ; AZEVEDO, R. ; LIMA, S. ; ARAÚJO G.. T-DRE: A Hardware Trusted Computing Base for Direct Recording Electronic Vote Machines. Em: 2010 Annual Computer Security Applications Conference, p. 191-198, 2010.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
4.   Maxiwell Garcia ; Sandro Rigo ; Azevedo, Rodolfo. Optimizing a Retargetable Compiled Simulator to Achieve Near-Native Performance. Em: XI Simpósio de Sistemas Computacionais - WSCAD-SSC,, p. 1-8, 2010.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
5.   KIST, R. ; BAGGIO, H. ; RIGO, S.. ViCOS Virtual Cluster Orchestration System. Em: Conferencia Latino Americana de Computación de Alto Rendimiento, p. 1-6, 2010.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
6.   KLEIN, F. ; BALDASSIN, Alexandro ; MOREIRA, J. B. C. G. ; CENTODUCATTE, Paulo César ; RIGO, S. ; AZEVEDO, Rodolfo. STM versus Lock-based Systems: an Energy Consumption Perspective. Em: 16th ACM/IEEE International Symposium on Low Power Electronics and Design, p. 431-436, 2010.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
7.   Nicacio, D. ; ARAÚJO G.. Reducing False Aborts in STM Systems. Em: International Conference on Algorithms and Architectures for Parallel Processing, v. 6081, p. 499-510, 2010.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
8.   PORTO, J. ; ARAÚJO G. ; BORIN, E. ; WU, Y.. Trace Execution Automata in Dynamic Binary Translation. Em: 3rd Workshop on Architectural and Microarchitectural Support for Binary Translation, p. 27-32, 2010.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
9.   Souza, M. ; Nicacio, D. ; ARAÚJO G.. ISAMAP: Instruction Mapping Driven by Dynamic Binary Translation. Em: 3rd Workshop on Architectural and Microarchitectural Support for Binary Translation, p. 15-20, 2010.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]

2009

1.   Amaral L. ; HERNANDEZ, J. ; ARAÚJO G.. HW/SW Co-Design of Identity-Based Encryption using a Custom Instruction Set. Em: The 2009 International Conference on Field-Programmable Technology (FPT'09), 2009.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
2.   Felipe Klein ; Alexandro Baldassin ; Guido Araujo ; Paulo Centoducatte ; Azevedo, Rodolfo. On the energy-efficiency of software transactional memory. Em: SBCCI '09: 22nd Symposium on Integrated Circuits and Systems Design, p. 1-6, 2009.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
3.   Felipe Klein ; Guido Araujo ; Azevedo, Rodolfo. Improving Accuracy in Power Estimation by Exploiting Multi-Model Techniques. Em: IFIP International Conference on Very Large Scale Integration (VLSI-SoC) - PhD Forum, p. 1-6, 2009.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
4.   Francisco Hoyos ; Bruno Teles ; Azevedo, Rodolfo. An execution model for Java on Cell BE Processor. Em: Simpósio Brasileiro de Linguagens de Programação - SBLP, p. 1-14, 2009.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
5.   Fábio Cappabianco ; Guido Araujo ; Azevedo, Rodolfo ; Alexandre Falcão. A general image processing archtecture for FPGA. Em: 5th Southern Conference on Programmable Logic, v. 1, p. 27-32, 2009.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
6.   Josué Ma ; Azevedo, Rodolfo. Estimativa de Consumo de Energia em Nível de Instrução para Processadores Modelados em ArchC. Em: Simpósio em Sistemas Computacionais - WSCAD-SSC, p. 119-126, 2009.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
7.   KRONBAUER, Fernando ; RIGO, S.. Experimentos com Gerenciamento de Contenção em uma Memória Transacional com Suporte em Software. Em: X Simpósio em Sistemas Computacionais WSCAD-SSC, 2009.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
8.   Leonardo Ecco ; Bruno Lopes ; Ricardo Pannain ; Paulo Centoducatte ; Azevedo, Rodolfo. SPARC16: A New Compression Approach for the SPARC Architecture. Em: International Symposium on Computer Architecture and High-Performance Computing - SBAC-PAD, p. 169-176, 2009.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
9.   Leonardo Piga ; RIGO, S.. Comparing RTL and High-Level Synthesis Methodologies in the Design of a Theora Video Decoder IP Core. Em: V IEEE Southern Programmable Logic Conference, 2009.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
10.   MARCILIO, G. ; SANTOS, L. C. V. ; ALBERTINI, Bruno de Carvalho ; RIGO, S.. A Novel Verification Technique to Uncover Out-of-Order DUV Behaviors. Em: 46th ACM/IEEE Design Automation Conference, p. 448-453, 2009.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
11.   Pedro Almeida ; AZEVEDO, R. J.. Active Learning and Screencasting with Tablet PC: A detailed Evaluation. Em: Workshop on the Impact of Pen-Based Technology on Education, p. 1-6, 2009.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
12.   Pedro Almeida ; Azevedo, Rodolfo. Modelos mentais: um estudo de caso referente à introdução de computadores no ensino. Em: Workshop sobre Informática na Escola - WIE, p. 1-9, 2009.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
13.   Ricardo Caceffo ; Heloísa Rocha ; Azevedo, Rodolfo. Slides Manager Tool: Supporting Active Learning Using Tablet PC and Pen-Based Devices. Em: Workshop on the Impact of Pen-Based Technology on Education, p. 1-5, 2009.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
14.   WUERGES, E. ; SANTOS, L. C. V. ; FURTADO, O. J. V. ; RIGO, S.. An Early Real-Time Checker for Retargetable Compile-Time Analysis. Em: 22nd Symposium on Integrated Circuits and Systemsd Design, 2009.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]

2008

1.   ATTROT, W. ; ARAÚJO G.. Cold Code Analysis. Em: Workshop on Architectural and Microarchitectural Support for Binary Translation, v. 1, p. 14-21, 2008.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
2.   Felipe Goldstein ; Alexandro Baldassin ; Paulo Centoducatte ; Azevedo, Rodolfo ; Leonardo Garcia. A Software Transactional Memory System for an Asymmetric Processor Architecture. Em: SBAC-PAD - International Symposium on Computer Architecture and High Performance Computing,, p. 175-182, 2008.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
3.   Felipe Goldstein ; AZEVEDO, R. J.. Design, Implementation and Evaluation of two MP3 Hardware Decoders in Different Abstraction Levels Using SystemC. Em: DVCon: Design and Verification Conference, p. 1-7, 2008.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
4.   Rafael Batistella ; Ricardo Santos ; Azevedo, Rodolfo. PBIW: Uma Codificação de Instruções Alternativa para Arquiteturas de Alto Desempenho. Em: WSCAD-SSC Simpósio em Sistemas Computacionais, p. 151-158, 2008.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
5.   Ricardo Santos ; Azevedo, Rodolfo ; Guido Araujo. An Instruction Scheduling Algorithm Based on Subgraph Isomorphism. Em: SBLP - Simpósio Brasileiro de Linguagens de Programação, 2008.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]

2007

1.   ALBERTINI, Bruno de Carvalho ; RIGO, S. ; ARAÚJO, Guido ; ARAÚJO, Cristiano ; BARROS, Edna ; AZEVEDO, W.. A Computational Reflection Mechanism to Support Platform Debugging in SystemC. Em: International Conference on Hardware - Software Codesign and System Synthesis (CODES+ISSS), p. 81-86, 2007.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
2.   BALDASSIN, Alexandro ; CENTODUCATTE, Paulo César ; RIGO, S. ; CASAROTTO, D. ; SANTOS, L. C. V. ; SCHULTZ, M. ; FURTADO, O. J. V.. Automatic Retargeting of Binary Utilities for Embedded Code Generation. Em: IEEE Annual Symposium on VLSI, p. 253-258, 2007.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
3.   CAPPABIANCO, F. ; ARAÚJO G. ; FALCAO, A. X.. Image Forest Transform Architecture. Em: IEEE Intl. Conf. on Field Programmable Technology (ICFPT),, v. 1, p. 137-144, 2007.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
4.   COSTA, Richard Maciel ; ALBERTINI, Bruno de Carvalho ; RIGO, S. ; AZEVEDO, Rodolfo ; ARAÚJO, Guido. A Methodology and Toolset to Enable SystemC and VHDL Co-simulation. Em: IEEE Computer Society Annual Symposium on VLSI (ISVLSI) 2007, p. 351-356, 2007.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
5.   Felipe Klein ; Guido Araujo ; AZEVEDO, R. J. ; Roberto Leão ; Luiz Santos. On the Limitations of Power Macromodeling Techniques. Em: IEEE Computer Society Annual Symposium on VLSI (ISVLSI 2007), p. 395-400, 2007.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
6.   Felipe Klein ; Guido Araujo ; AZEVEDO, R. J. ; Roberto Leão ; Luiz Santos. An Efficient Framework for High-Level Power Exploration. Em: 50th IEEE International Midwest Symposium on Circuits and Systems (MWSCAS 2007), p. 1-4, 2007.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
7.   Felipe Klein ; Guido Araujo ; AZEVEDO, R. J. ; Roberto Leão ; Luiz Santos. A Multi-Model Power Estimation Engine for Accuracy Optimization. Em: International Symposium on Low Power Electronics and Design 2007, p. 280-285, 2007.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
8.   KRONBAUER, F. ; BALDASSIN, A. ; ALBERTINI, B. ; CENTODUCATTE, P. ; RIGO, S. ; ARAÚJO G.. A Flexible Simulation Platform for Rapid Transactional Memory Systems. Em: 18th IEEE/IFIP International Workshop on Rapid Systems Prototyping, p. 123-129, 2007.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
9.   KRONBAUER, Fernando ; BALDASSIN, Alexandro ; ALBERTINI, Bruno de Carvalho ; CENTODUCATTE, Paulo César ; RIGO, S. ; ARAÚJO, Guido ; AZEVEDO, Rodolfo. A Flexible Platform Framework for Rapid Transactional Memory Systems Prototyping and Evaluation. Em: 18th IEEE/IFIP International Workshop on Rapid Systems Prototyping, p. 123-129, 2007.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
10.   Ricardo Santos ; AZEVEDO, R. J. ; Rúbia Oliveira. A DAGs-Packing Heuristic for a High Performance Processor Architecture. Em: XXXIX Simpósio Brasileiro de Pesquisa Operacional, 2007.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]

2006

1.   BORIN, E. ; BRETERNITZ, M. ; WU, Y. ; ARAÚJO G.. Clustering-Based Microcode Compression. Em: International Conferece on Computer Design, p. 189-196, 2006.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
2.   BORIN, E. ; CHENG, W. ; WU, Y. ; ARAÚJO G.. Software-Based Transparent and Comprehensive Control-Flow. Em: The 4th Annual International Symposium on Code Generation and Optimization, 2006.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
3.   BORIN, E. ; WANG, C. ; WU, Y. ; ARAÚJO G.. Software-Based Transparent and Comprehensive Control-Flow Error Detection. Em: The 4th Annual International Symposium on Code Generation and Optimization, p. 13-26, 2006.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
4.   C. Araujo ; BARROS, E. ; GOMES, M. ; ARAÚJO G.. Ipzip - An IP Distribution Framework. Em: IP/SoC, 2006.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
5.   Eduardo Wanderley Netto ; Eduardo Billo ; AZEVEDO, R. J.. Dual Selective Code Compression. Em: Conferência Latino Americana de Informática, p. 1-11, 2006.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
6.   Ricardo Santos ; AZEVEDO, R. J. ; Guido Araujo. Exploiting Dynamic Reconfiguration Techniques: The 2D-VLIW approach. Em: 13th IEEE Reconfigurable Architectures Workshop (RAW'06), 2006.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
7.   Ricardo Santos ; Azevedo, Rodolfo ; Guido Araujo. 2D-VLIW: An Architecture Based on the Geometry of Computation. Em: IEEE 17th International Conference on Applicationspecific Systems, 2006.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
8.   RIGO, S. ; AZEVEDO, Rodolfo Jardim de ; CENTODUCATTE, Paulo César ; ARAÚJO, Guido. Uma Nova Abordagem para um Curso de Projeto de Sistemas Computacionais. Em: Workshop sobre Educação em Arquitetura de Computadores (WEAC) - Em conjunto com o 18th International Symposium on Computer Architecture and High Performance Computing, 2006.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
9.   ROCHA, K. ; Lira, P. ; YUN JU, Y. ; MELCHER, E. ; BARROS, E. ; ARAÚJO G.. Silicon Validated IP Cores Designed by the Brazil-IP Network. Em: IP/SoC 2006, 2006.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]

2005

1.   BALDASSIN, A. ; CENTODUCATTE, P.. Geração Automática de Montadores para Modelos de Arquiteturas Escritos em ArchC. Em: Brazilian Symposium on Programming Languages, p. 36-49, 2005.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
2.   BALDASSIN, Alexandro ; CENTODUCATTE, Paulo Cesar ; RIGO, S.. Extending the ArchC Language for Automatic Generation of Assemblers. Em: International Symposium on Computer Architecture and High Performance Computing (SBAC05), p. 60-67, 2005.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
3.   BORIN, E. ; WANG, C. ; WU, Y. ; ARAÚJO G.. Dynamic Binary Control-Flow Errors Detection. Em: Workshop on Binary Instrumentation and Applications (WBIA' 05), 2005.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
4.   Cristiano Araújo ; Edna Barros ; AZEVEDO, R. J. ; Guido Araujo. Processor Centric Specification and Modelling of MPSoCs using ArchC. Em: Forum on Specification and Design Languages (FDL'05), p. 303-314, 2005.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
5.   CÔRTES, M. L. ; BOSKO, João Marcelo Borovina. P-CMM e outros modelos na Gestão de Pessoas. Em: SIMPROS 2005 - VII Simpósio Internacional de Melhoria de Processos de Software, 2005.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
6.   CÔRTES, M. L. ; VILLASBOAS, André ; LOPES, Sílvia. Do SQA ao PPQA: a implementação CMMI do CPqD. Em: SIMPROS 2005 - VII Simpósio Internacional de Melhoria de Processos de Software, 2005.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
7.   Eduardo Billo ; AZEVEDO, R. J. ; Guido Araujo ; Paulo Centoducatte ; Eduardo Wanderley Netto. Design of a Decompressor Engine on a SPARC Processor. Em: 18th Symposium on Integrated Circuits and Systems Design, p. 110-114, 2005.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
8.   Eduardo Wanderley Netto ; Eduardo Billo ; AZEVEDO, R. J.. Exploiting the Area x Performance trade-off with Code Compression. Em: International Symposium on System-on-Chip, p. 42-45, 2005.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
9.   Felipe Klein ; AZEVEDO, R. J. ; Guido Araujo. High-Level Switching Activity Prediction Through Sampled Monitored SimulationEnabling High-Level Switching Activity Estimation using SystemC. Em: International Symposium on System-on-Chip (SoC' 05), p. 161-166, 2005.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
10.   JULIATO, M. ; ARAÚJO G. ; HERNANDEZ, J. ; DAHAD, R.. Custom Instruction Approach for Hardware and Software Implementations of Finite Field Arithmetic over F_(2^163) using Gaussian Normal Bases. Em: IEEE 2005 Conf. on Field-Programmable Technology (FPT' 05), p. 5-12, 2005.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]

2004

1.   BARTHOLOMEU, Marcus ; AZEVEDO, Rodolfo Jardim de ; RIGO, S. ; ARAÚJO, Guido. Optimizations for Compiled Simulation Using Instruction Type Information. Em: 16th Symposium on Computer Architecture and High Performance Computing (SBAC'04), p. 74-81, 2004.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
2.   Edson Borin ; Felipe Klein ; Nahri Moreano ; AZEVEDO, R. J. ; Guido Araujo. Fast Instruction Set Customization. Em: 2nd Workshop on Embedded Systems for Real-Time Multimedia (ESTIMedia'04), p. 28-34, 2004.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
3.   Eduardo Wanderley Netto ; AZEVEDO, R. J. ; Paulo Centoducatte ; Guido Araujo. Multi-profile Based Code Compression. Em: ACM/IEEE Design Automation Conference (DAC'04), p. 245-249, 2004.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
4.   Eduardo Wanderley Netto ; AZEVEDO, R. J. ; Paulo Centoducatte ; Guido Araujo. Multi-Profile Instruction Based Compression. Em: 16th Symposium on Computer Architecture and High Performance Computing (SBAC'04), p. 23-29, 2004.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
5.   LIMA, A. ; SOUZA, C. C. ; MOREANO, N. B. ; ARAÚJO G.. The Datapath Merging Problem in Reconfigurable Systems: Lower Bounds and Heuristic Evaluation. Em: III Workshop on Efficient and Experimental Algorithms, v. 3059, p. 545-558, 2004.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
6.   Paulo Castro ; Edson Borin ; AZEVEDO, R. J. ; Guido Araujo. Looking for Instruction Patterns in the Design of Extensible Processors. Em: Workshop on Application Specific Processors (WASP'04), p. 12-18, 2004.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
7.   RIGO, S. ; ARAÚJO, Guido ; BARTHOLOMEU, Marcus ; AZEVEDO, Rodolfo Jardim de. ArchC: A SystemC-Based Architecture Description Language. Em: 16th Symposium on Computer Architecture and High Performance Computing (SBAC'04), p. 66-73, 2004.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
8.   RIGO, S. ; JULIATO, Marcio ; AZEVEDO, Rodolfo Jardim de ; ARAÚJO, Guido ; CENTODUCATTE, Paulo Cesar. Teaching Computer Architecture Using an Architecture Description Language. Em: Workshop on Computer Architecture Education - In Conjunction with the 31st International Symposium on Computer Architecture, p. 22-28, 2004.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
9.   ROCHA, K. ; MELCHER, E. ; ARAÚJO G. ; PIMENTA, V.. An Automatic Testbench Generation Tool for a SystemC Functional Verification Methodology. Em: 17th Symposium on Integrated Circuits and Systems Design, p. 31-37, 2004.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
10.   SILVA, P. V. ; BARROS, Edna ; RIGO, S. ; ARAÚJO, Guido ; AZEVEDO, Rodolfo Jardim de. Modelling and Simulating Memory Hierarchies in a Plataform-based Design Methodology. Em: Design Automation and Test in Europe (DATE'04), v. I, p. 734-735, 2004.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]

2003

1.   WANDERLEY, E. ; AZEVEDO, Rodolfo ; CENTODUCATTE, P. ; ARAÚJO G. ; ARAUJO, Guido. Mixed Static/Dynamic Profiling for Dictionary Based Code Compression. Em: The International Symposium on System-on-Chip, p. 159-163, 2003.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
2.   JULIATO, M. R. ; CENTODUCATTE, P.. Comparing SystemC and ArchC through the MIPS Processor Modeling. Em: Student Forum on Microelectronics, 2003.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
3.   JULIATO, M. R. ; CENTODUCATTE, P.. Xingó: Prototyping Platform. Em: Student Forum on Microelectronics, 2003.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
4.   OTTONI, D. ; OTTONI, G. ; ARAÚJO G. ; ARAUJO, Guido ; LEUPERS, R.. Improving Offset Assignment through Simultaneous Variable Coalescing. Em: International Workshop on Software and Compilers for Embedded Systems, v. 2826, p. 285-297, 2003.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
5.   SILVA, P. V. ; BARROS, Edna ; RIGO, S. ; ARAÚJO, Guido ; AZEVEDO, Rodolfo Jardim de. Exploring Memory Hierarchy using ArchC. Em: The 15th Symposium on Computer Architecture and High Performance Computing (SBAC-PAD), p. 2-9, 2003.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]

2002

1.   CÔRTES, M. L. ; GOMES, Luiz Alberto. Comércio Eletrônico: uma Análise da Aplicabilidade de Modelos de Qualidade de Software. Em: I Simpósio Brasileiro de Qualidade de Software, v. 1, p. 100-115, 2002.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
2.   CÔRTES, M. L. ; GOMES, Luiz Alberto. Suitability of Software Quality Models to E-Commerce Applications. Em: IADIS International Conference WWW/INTERNET 2002, v. 1, p. 632-635, 2002.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
3.   MOREANO, N. ; ARAÚJO G. ; HUANG, Z. ; MALIK, S.. Datapath Merging and Interconnection Sharing for Reconfigurable Architectures. Em: ACM/IEEE International Symposium on System Synthesis, p. 38-43, 2002.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
4.   OTTONI, G. ; ARAÚJO G.. Efficient Array Reference Allocation for Loops in Embedded Processors. Em: IEEE Workshop on Embedded System Codesign, p. 63-68, 2002.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]

2001

1.   CÔRTES, M. L.. Uma avaliação CMM de baixo custo: a abordagem do CPqD. Em: Workshop de Qualidade de Software - SBC, p. 51-61, 2001.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
2.   Marcio Buss ; AZEVEDO, R. J. ; Paulo Centoducatte ; Guido Araujo. Tailoring Pipeline Bypassing and Functional Unilt Mapping to Application in Clustered VLIW Architectures. Em: CASES - International Conference on Compiler, p. 141-148, 2001.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
3.   OTTONI, G. ; RIGO, S. ; ARAÚJO, Guido ; RAJAGOPALAN, S. ; MALIK, S.. Optimal Live Range Merge for Address Register Allocation in Embedded Programs. Em: International Conference on Compiler Construction CC2001, v. 2027, p. 274-288, 2001.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
4.   RAJAGAPOLAN, S. ; RAJAN, S. ; MALIK, S. ; ARAÚJO G. ; RIGO, S.. Using the IMPACT Compiler Framework to Implement a Compiler for a Fixed-Point DSP. Em: 5th International Workshop on Software and Compilers for Embedded Systems, p. 285-297, 2001.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
5.   RAJAGOPALAN, S. ; MALIK, S. ; RAJAN, S. P. ; RIGO, S. ; ARAÚJO, Guido. Modifing a VLIW Compiler Framework to Implement an Optimizing Compiler for a Fixed Point DSP. Em: 5th International Workshop on Software and Compilers for Embedded Systems(SCOPES 2001, 2001.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]

2000

1.   ARAÚJO G. ; CINTRA, M.. Array Reference Allocation Using SSA-Form and Live Range Growth. Em: ACM Synposium on Languages Compilers and Tools for Embedded Systems, p. 26-33, 2000.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
2.   CENTODUCATTE, P.. Arquiteturas Avançadas de Computadores: uma Introdução. Em: 1a Jornada de Estudos em Computação de Piracicaba e Região, p. 135-153, 2000.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
3.   COSTA, B. K. ; ARAÚJO G.. Byte-Code Compression Using Abstract Syntax Tree Recovery. Em: 4th Symposium on Programming Languages, p. 15-23, 2000.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]

1999

1.   CENTODUCATTE, P. C. ; PANNAIN, R. ; ARAÚJO G.. Compressed Code Execution on DSP Architectures. Em: 12th ACM/IEEE International Symposium on Systems Synthesis, p. 56-61, 1999.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
2.   CÔRTES, M. L. ; BASTOS, Marta R ; VILLASBOAS, André. Implantação CMM: a Experiência do CPqD. Em: X Conferência Internacional de Tecnologia de Software (CITS), 1999.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
3.   PANNAIN, R. ; CENTODUCATTE, P. ; ARAÚJO, G.. Using Factorization to Compress DSP Programs. Em: SBAC-PAD´99, p. 223-229, 1999.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
4.   PANNAIN, R. ; CENTODUCATTE, P. C. ; ARAÚJO G.. Using Operand Factorization to Compress DSP Programs. Em: 11th Symposium on Computer Architecture and High-Performance Computing, p. 223-229, 1999.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]

1998

1.   CÔRTES, M. L. ; ARAÚJO, Guido ; PANNAIN, Ricardo ; CENTODUCATTE, Paulo César. Code Compression Based on Operand Factorization. Em: MICRO-31: 31st Annual ACM/IEEE International Symposium on Microarchitecture, p. 194-201, 1998.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
2.   CÔRTES, M. L.. Introdução ao teste de sistemas digitais. Em: International Conference on Microelectronics and Packaging, 1998.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
3.   CÔRTES, M. L. ; VILLASBOAS, André ; BASTOS, Marta R ; ARRUDA, Nazareth. Avaliação CMM: a Experiência do CPqD. Em: Workshop de Qualidade de Software - SBC, 1998.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]

1997

1.   CÔRTES, M. L. ; ADÁRIO, Alexandro dos Santos ; LEITE, Neucimar José. A FPGA Implementation of a Neighbourhood Processor for Digital Image Applications. Em: X Simpósio Brasileiro de Concepção de Circuitos Integrados, 1997.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]

1996

1.   ARAÚJO G. ; MALIK, S. ; LEE, M. T.. Using Register-Transfer Paths in Code Generation for Heterogeneous Memory-Register Architectures. Em: 33rd ACM/IEEE Design Automation Conference, p. 591-596, 1996.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
2.   ARAÚJO G. ; SUDARSANAM, A. ; MALIK, S.. Instruction Set Design and Optimizations for Address Computation in DSP Architectures. Em: 9th ACM/IEEE International Symposium on Systems Synthesis, p. 102-107, 1996.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
3.   CÔRTES, M. L. ; ADÁRIO, Alexandro dos Santos. Considerações sobre a Síntese em FPGAs de Células de Processadores Matriciais. Em: XXIII Seminário Integrado de Software e Hardware - SEMISH, 1996.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
4.   Roberto Cordeiro ; AZEVEDO, R. J. ; João Almeida. RemX - Uma Ferramenta para Execução de Aplicações Remotas voltada para a Integração de Ambientes Multi-Plataforma. Em: II WAIS - Workshop de Administração e Integração de Sistemas, 1996.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]

1995

1.   ARAÚJO G. ; MALIK, S.. Optimal Code Generation for Embedded Memory Non-Homogeneous Register Architectures. Em: 8th ACM/IEEE International Symposium on Systems Synthesis, p. 36-41, 1995.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]

1993

1.   CÔRTES, M. L.. Uma Implementação em VLSI para o Reconhecimento de Imagem. Em: VI Conferência Nacional de Inteligência Artificial, 1993.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
2.   CÔRTES, M. L. ; ALEXANDRINO, Josemir Cruz. Uma Implementação em VLSI para o Reconhecimento de Imagens. Em: XX Seminário Integrado de Software e Hardware, 1993.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
3.   CÔRTES, M. L. ; ALEXANDRINO, Josemir Cruz. Uma Implementação em VLSI para Wisard. Em: Workshop sobre Computação de Alto Desempenho para Processamento de Sinais, 1993.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]

1991

1.   CÔRTES, M. L.. Planejamento de EDA: a Experiência do CPqD. Em: VI Congresso da Sociedade Brasileira de Micro-Eletrônica, 1991.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]

1989

1.   CÔRTES, M. L. ; RIBEIRO, A. J. L.. PLAs: Geração de Padrão de Teste e Avaliação de cobertura. Em: IV Congresso da Sociedade Brasileira de Micro-Eletrônica, 1989.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
2.   FURTADO NETO, J. M. ; CÔRTES, M. L.. H-ALG: um Algoritmo Hierárquico para a Geração de Padrão de Teste. Em: IV Congresso da Sociedade Brasileira de Micro-Eletrônica, 1989.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]

1988

1.   CÔRTES, M. L. ; FURTADO NETO, J. M.. I-ALG: um Algoritmo para a Geração de Padrão de Teste. Em: III Congresso da Sociedade Brasileira de Micro-Eletrônica, 1988.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]

1987

1.   AMER, H. ; CÔRTES, M. L.. Robust Dynamic Recovery Mechanisms. Em: IEEE International Conference on Computer Design, 1987.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]

1986

1.   CENTODUCATTE, P. ; GIMENES, I. M. S. ; MACHADO, N. C. ; PINTO, H. H.. Um Sistema de Aquisição de Dados Meteorológico Baseado em Microprocessador. Em: I Semana de Informática da UFBA, 1986.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
2.   CÔRTES, M. L. ; MCCLUSKEY, E. J.. Modeling Power Supply Disturbances in Digital Circuits. Em: IEEE International Solid State Circuits Conference, p. 164-165, 1986.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
3.   CÔRTES, M. L. ; MCCLUSKEY, E. J.. Properties of Transient Errors Due to Power Sypply Disturbances. Em: IEEE International Symposium on Circuits and Systems, p. 1046-1049, 1986.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
4.   CÔRTES, M. L. ; MCCLUSKEY, E. J.. An Experiment on Intermittent-Failure Mechanisms. Em: IEEE International Test Conference, 1986.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]

1984

1.   CÔRTES, M. L. ; IYER, R. K.. Device Failures and System Activity: a Thermal Effects Model. Em: IEEE Fault Tolerant Computing Symposium, p. 71-76, 1984.
[ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]


Data de processamento: 07/03/2015 10:37:30